以高傳輸率之暗底影像技術將迴授時間最佳化
作者：Luke Lin, Felix Kuo, Eric Chou,Steve Lin, Catherine Perry-Sullivan 日期：2008/9/3
一座晶圓廠的晶圓檢視策略(inspection strategy)是基於許多參數，包括製程技術、缺陷機制、檢視設備、晶圓廠的後勤能力以及財務因數[1]。調整檢視策略的原因很多，例如要確認新的良率或是可靠度的問題；要導入新的材料或是製程技術；或是正處於良率提升的新階段。導入新的檢測技術也會導致策略的改變。本文總結數種在DRAM廠中所做的檢視策略的改變以及相對應的益處，包括增加批次的取樣數目，以及縮短生產時缺陷監測的良率-學習(yield-learning)迴授圈。
作為台灣記憶體製造商中的領導公司，力晶在十二吋DRAM的量產作業上採用先進的製程技術。KLA-Tencor公司出品的Puma 9130是一台暗底影像檢測機，可以檢測有圖案的晶圓，是力晶編號P1/2晶圓廠生產缺陷檢測策略裡的一個環節。此暗底影像檢測機採用雷射線條掃瞄以及多像素感測器，以達到高靈敏度以及高傳輸率(throughput)[2,3]。此設備也運用多項技術而成功地降低檢測時的雜訊源，這些技術包括可選擇的偏光片、可編程的濾波器、多重收集頻道以及多種像素尺寸等。導入此設備讓力晶能夠在三個部分調整檢測策略，包括(1)早期製程時的檢測，(2)建立新的檢測點，(3)多種檢測技術之運用策略。
現況層的檢測
理想的狀況是製程工程師可以在限制良率的缺陷產生的那個層次進行缺陷檢測。檢測現況層(current layer)的缺陷可以縮短生產迴授圈的時間，從而減少良率的損失，在某些狀況下可以藉由重做(rework)的方式來避免良率損失。然而實際上，某些層次是難以檢測的。干擾點(nuisance)的抑制能力可以用一些雜訊源來試驗，例如前層(prior-level)缺陷、金屬晶粒、或是製程變異，而某些材料因為本身的光學特性，以致於所造成缺陷訊號並不清晰。
工程師會在檢測策略上進行調整，以處理那些無法產生有效檢測訊號的層次。最常採用的方法就是將檢測點往後移動。這種妥協性的策略會增加分析的複雜度，因為要找出缺陷發生的根本原因，還是需要追溯到發生的層次。此外，將檢測點往後拖延的作法，也將整個迴授圈拉長了，造成許多晶圓可能在問題被確定以前，就已經通過有問題的步驟。
對90奈米的DRAM生產線而言，導入暗底影像設備可以讓檢測工作在較早的製程階段就開始進行。過去的檢測設備在這些階段所表現的靈敏度並不好，或是抑制干擾點的能力不佳。
以下結果來自三個不同的製程層次，顯示如何在較早層次進行檢測工作，以縮短良率學習的迴授圈。
以往第二金屬層在顯影後檢測步驟(after develop inspection，ADI)常被金屬晶粒造成的干擾點所掩蓋，於是只好將檢測點移到蝕刻之後。而暗底影像檢測設備成功地壓抑第二金屬層在ADI後的金屬晶粒干擾問題，同時維持對關鍵缺陷的偵測靈敏度。這些缺陷包括光阻線條崩塌、頂層損失(top loss)、現況層出現微粒以及薄膜中(in-film)出現微粒。此設備也能偵測生產過程中循環線條的崩塌缺陷，提供工程師確認微影設備失焦問題時所需的資訊。此外，在ADI步驟進行檢測，而非到蝕刻後才檢測的作法，可以讓確認製程問題的時間提早半天到一天，使得原本可能出現廢品的狀況藉由缺陷晶圓重做而避免。圖一顯示以該暗底影像檢測設備發現循環線條的崩塌缺陷。
訪客無法瀏覽此圖片或連結，請先 註冊 或 登入會員 。 圖一：Puma 9130成功檢測出90奈米DRAM第二金屬層ADI之後重複器的光阻線條的崩塌缺陷。
對第二個微影層，接合點(landing pad)ADI，此暗底影像檢測設備具有的靈敏度足以偵測單一或是多個遣失接觸窗(missing contact)缺陷、表面微粒以及薄膜中微粒。讓人感興趣的主要缺陷是遣失接觸窗，它的成因是失焦問題所致，以其他的暗底檢測設備並不能捕捉這樣的缺陷。以該暗底影像設備在ADI階段檢測而非在之後的氧化層蝕刻步驟檢測，可以讓發現問題的時間提早一到兩天，如此有問題的晶圓可以重做，以減少因為失焦問題而造成的良率損失。
在第三層，W/WN層沈積，其他暗底檢測設備的光學結構會產生很高的背景雜訊，結果限制了觀測小型微粒的靈敏度。工程師已經確定這些小型微粒在之後的閘極蝕刻步驟中會造成降低良率的圖案短路(pattern shorts)。此新型暗底影像檢測設備可發現小型微粒(約0.2微米)，顯示它具有監測閘極W/WN沈積步驟所需的靈敏度。將檢測點移到此製程階段可以將發現問題的時間提早兩到三天(或提早四個製程步驟)，因此可以避免大量的良率損失。圖二是以該暗底影像設備進行檢測的結果，顯示閘極W/WN沈積時出現的小型微粒與閘極蝕刻時出現的圖案短路，兩者之間的關連性。
訪客無法瀏覽此圖片或連結，請先 註冊 或 登入會員 。 圖二：Puma 9130顯示在W/WN沈積時出現的小型微粒與閘極蝕刻時造成良率損失的圖案短路之間的關連性。
新檢測點
添加新的檢測點會增加晶圓廠的檢測成本。考量這些成本時，必須相對地權衡因為未偵測到製程異常以致於良率降低的成本。有效的檢測策略會平衡檢測成本以及製程異常的風險[4]。通常增加新檢測點可以較快發現製程的異常、較快發現製程設備的問題、降低被異常的機台所影響的晶圓批次，並且最終能達到較高的良率[5]。
在90奈米的DRAM生產過程中，有時接孔(via)的形成會因為氧化層CMP設備的問題造成微型刮傷的出現。在之後的製程裡(阻障晶種(barrier seed)沈積、W沈積、W CMP)，這些微型刮傷會被鎢所填滿，結果造成元件出現短路。因此檢測氧化層CMP的微型刮傷是避免短路所造成的良率損失的關鍵步驟。
當其他的暗底檢測設備都無法偵測到這些會降低良率的微型刮傷時，此新型暗底影像檢測設備所具有的高靈敏度，以及干擾點抑制能力，使得它能夠檢測出在接孔TiN製程時的微型刮傷。它發現微型刮傷會出現晶片的在陣列中，以及區域的周圍。圖三顯示微型刮傷的偵測結果柏拉圖(Pareto)，以及微型刮傷出現在晶片的陣列與邊緣的強烈訊號影像。除此之外，此暗底影像檢測設備還附有線條掃瞄，以及多像素感測技術，使得它具有高傳輸率。高傳輸率加上對微型刮傷的檢測能力，讓工程師可以增加新的檢測步驟，以較早反應氧化層CMP設備的潛在問題。
訪客無法瀏覽此圖片或連結，請先 註冊 或 登入會員 。
圖三：缺陷檢測的柏拉圖顯示Puma 9130在接孔TiN製程時的檢測結果。檢測圖像則顯示在晶片的陣列以及邊緣區域有很強的微型刮傷訊號。
多樣化檢測技術策略
為了將檢測策略調整到符合晶圓廠的獨特需求，晶圓廠常會採用多種不同的檢測技術。混合不同的檢測設備可以彈性地最佳化檢測靈敏度，以及降低在任何應用上的擁有者成本(cost of ownership)。一般的檢測策略是為某個特殊應用準備專門的檢測設備，例如在所有與微影相關的檢測中使，用高靈敏度的寬頻亮底檢測器。
一個更經濟的策略是對同樣的應用採用互補的檢測設備，以利用不同檢測技術的獨特優點。比如說，一套最佳化的光電池監測(photo-cell monitoring)策略，可以採用高靈敏度的寬頻亮底檢測器以進行入料光阻的品質檢測，此時需要的是找出最多的關鍵缺陷；而當追求高傳輸率而靈敏度只要足夠即可時，暗底檢測設備便可作為日常的觀測設備[6]。這種多樣的檢測技術策略，可以在檢測靈敏度以及傳輸率之間取得平衡，可以增加取樣率，以較低的成本達到較佳的製程異常控制能力。
對於應用在生產110奈米 DRAM的多晶CMP製程而言，此暗底影像設備可以偵測到大多數的關鍵缺陷，在過去，它們只能被高靈敏度的亮底設備檢測出來。被此暗底影像檢測設備發現的缺陷，包括隱蔽接觸窗(blind contacts)(圖四)；因為失焦問題導致的圖案短路，以及小CD尺寸、因為前層微粒造成的圖案短路；因為CMP而導致的刮傷；以及因為氧化物裡的半圓凹鑿(gouge)所造成的多晶矽殘留問題。
訪客無法瀏覽此圖片或連結，請先 註冊 或 登入會員 。
圖四：SEM影像顯示以Puma 9130在多晶CMP層次上發現的隱蔽接觸窗缺陷。
此暗底影像檢測設備在生產線上以高傳輸率與低干擾點的特性，檢測出隱蔽接觸窗的問題。這表示可以將亮底與暗底這兩相互補的檢測策略導入多晶CMP層。亮底檢測可以用在1/8批的取樣上，而較高傳輸率的暗底影像設備可以用在1/4批的取樣上。經過驗證，當遇到許多異常批時，兼具靈敏度與傳輸率的此暗底影像檢測設備，可以用做整批取樣的工程疑難排解之用。
整體而言，在多晶CMP步驟，高傳輸率的暗底影像檢測設備可以增加取樣點，以彌補具有較高靈敏度的亮底檢測設備的不足。
結論
力晶P1/2晶圓廠引進的新式暗底影像檢測設備提供DRAM生產時調整檢測策略的機會。本表列出本文中提到的五個層次的檢測資料，總結檢測策略的改變方式以及相對應的益處。目前在生產線上，這些層次都是以此暗底影像檢測設備進行觀測。由於兼具高靈敏度與高傳輸率，此暗底檢測設備能提高取樣率，以及縮短產品的迴授圈，協助創造更有效率的檢測策略以及降低良率的損失。
表：Overview of the five process layers currently run in production on the Puma 9130
Layer
| Puma 9130 throughput
| Production lot sampling
| Inspection strategy
|
Adjustment
| Benefit
|
Metal ADI
| 16wph
| 1/4 lot
| Earlier process step
| Shorter production
|
Landing Pad ADI
| 33wph
| 1/4 lot
| Earlier process step
| Feedback loop, process rework
|
Gate W/WN Dep
| 33wph
| 1/4 lot
| Earlier process step
|
Via Tin
| 16wph
| 1/4 lot
| New inspection point
| Faster identification and resolution of process tool issues
|
Poly CMP
| 16wph
| 1/4 lot(Puma 9130)
| Multiple inspection technology strategy
| Increased sampling better excursion control at lower cost
|
1/4 lot(Brightfield)
|
致謝
作者對力晶P1/2晶圓廠內所有良率工程師的支持表示感謝。
作者
Luke Lin於台灣淡江大學取得化學學士學位，之後於國立清華大學取得物理化學博士學位。他在半導體產業有超過10年的經驗，同時在缺陷控制領域上取得超過20項專利。他目前是力晶半導體良率工程部門的經理。聯絡方法：Fab P1/2, No. 12, Li-Hsin 1st Rd., Hsinchu Science Park, Hsinchu Taiwan, R.O.C；電子郵件信箱：lhlin@psc.com.tw。
Felix Kuo自國立清華大學取得工業工程管理的碩士學位，目前是力晶半導體P1/2晶圓廠的資深工程師。Eric Chou於台灣科技大學取得化學工程學士學位，之後於國立清華大學取得化學工程碩士學位。他目前於力晶半導體P1/2晶圓廠擔任良率提升部門的課長。
Steve Lin自康乃爾大學取得化學工程碩士學位，目前是KLA-Tencor台灣分公司的應用經理。地址：22 Tai Yuen Street, Chupei City, Hsinchu Hsien 302 Taiwan, R.O.C.
Catherine Perry-Sullivan自Oberlin College取得化學學士學位，之後於史丹佛大學取得化學博士學位。她目前是KLA-Tencor公司的晶圓檢測產品部門的產品行銷經理。聯絡方法：1 Technology Drive, Milpitas, CA 95035, USA；電子郵件信箱：cathy.perry@kla-tencor.com。
